| |
|
|
|
|
|
|
 |
 |
> |
사이버 홍보관 |
> |
E 메거진 |
|
|
 |
|
|
|
 |
전력 소모가 90% 이상 감소된 트랜지스터 개발 |
 |
|
 |
정보조사팀 |
 |
2005-10-13 10:20:00 |
 |
2,815회 |
|
|
|
|
일본의 오키 전기(Oki Electric Industry Co. Ltd.)가 초저 중지 누설 전류(super low off-leakage current)를 위한 새로운 소자 구조인 SOI-CMOS의 개발을 발표했다.
이전 소자의 동작 속도는 유지하면서도, 이 트랜지스터는 대기 소모 전류(중지 누설 전류)를 이전의 트랜지스터에 비해 90% 이상 줄인다. 오키는 비첨가 본체(non-doped body) 및 비겹침(non-overlap)형 SOI 구조를 이용하여 완전 고갈 SOI 트랜지스터(fully depleted SOI transistor)를 개발한 최초의 회사라고 주장하고 있다.
“개인 통신 및 이동 통신 제품들에 대한 이용이 증가함에 따라, 저전력 소모 LSIs에 대한 요구도 증대하고 있다. 이러한 요구에 응하기 위해 우리는 완전 고갈 SOI 기술에 대한 연구 개발을 진행해 왔는데, 이 기술은 고성능, 저전력 소모 LSI를 가능하게 한다.
우리는 이러한 실험 단계의 성취에 흥분해 있다. 고속 동작을 확실히 하면서도 중지 누설 전류를 크게 감소시키는 것은 진행중인 동전 배터리와 태양발전을 이용한 센서 네트워크 제품의 개발을 가속화할 수 있게 한다”고 오키 전기의 실리콘 솔루션 컴퍼니(Silicon Solutions Company) 사장인 아키라 카모(Akira Kamo)는 말했다.
이 새로 개발된 비첨가 본체 및 비겹침 SOI 구조는 다음의 성과를 달성했다.
1. 이전의 SOI 소자에서는, 본체의 전위가 고정되지 않는 한 본체 전위가 상승하기 때문에 전류 누설을 막기 어려웠다. 비첨가 구조의 달성으로 오키는 이 전류 누설의 감소에 성공했다.
2. 겹칩 구조 게이트 제어를 위한 이전의 소스/드레인에서는 기생 커패시턴스가 겹침 영역에서 발생했는데, 이것이 동작 속도를 감소시켰다. 비겹침 구조를 달성함으로써, 오키는 불필요한 기생 커패시턴스를 줄여 동작 속도를 향상시켰다.
초저 중지 누설 전류를 위한 높은 임계 전압을 얻기 위해서는, 금속 게이트 전극과 같은 기존의 폴리실리콘과는 다른 게이트 전극 물질에 기반한 공정 개발을 이용하는 것이 일반적이다. 그러나 공정이 더욱 복잡해짐에 따라, 비용도 더 높아지고 있다.
이 새로운 소자 구조는 NMOS를 위해 P+를, PMOS를 위해 N+ 게이트를 이용하는데, 이것은 보통의 CMOS 게이트와는 극성이 반대로서, 저가 폴리실리콘 게이트 공정을 이용함으로써 기존 공정들과의 호환성이 증대되면서도 저가의 구조가 달성된다.
이 비겹침형 구조의 트랜지스터는 고속, 고성능 분야에 사용되는 벌크 소자에서 볼 수 있었지만, 오키는 초저 중지 누설 분야용으로 SOI를 이용하여 세계 최초로 개발한 것이다.
(원본)
http://sst.pennnet.com/Articles/Article_Display.cfm?ARTICLE_ID=238472&p=5
Oki Electric develops transistor that reduces power consumption by >90%
October 7, 2005 - Oki Electric Industry Co. Ltd. has announced the development of SOI (Silicon on Insulator)-CMOS, a new device structure for super low off-leakage current. While maintaining the speed of performance of previous devices, this transistor reduces the standby consumption current (off-leak current) by over 90% compared to previous transistors. Oki claims to be the first company to develop a fully depleted SOI transistor using a non-doped body and non-overlap type SOI structure.
\"With growth in the use of personal and mobile communication products, demands for lower power consumption LSIs have also been increasing. To respond to such needs we have been researching and developing the fully depleted SOI technology, which enables a high performance, low power consumption LSI,\" said Akira Kamo, president of the Silicon Solutions Company at Oki Electric. \"We are excited at this experimental stage achievement. Confirming high-speed performance while significantly reducing off-leakage current enables us to accelerate development in sensor network products using coin batteries and solar power going forward.\"
The newly developed non-doped body and non-overlap SOI structure made the following achievements:
1. In previous SOI devices, it was difficult to prevent current leakage because the body potential rises unless the electrical potential of the body were fixed. By achieving a non-doped structure, Oki succeeded in reducing the current leakage.
2. With the previous source/drain to gate overlapped structure, parasitic capacitance occurred at overlap regions, which reduced the performance speed. By achieving a non-overlap structure, Oki reduced unnecessary parasitic capacitance and improved performance speed.
To achieve a high threshold voltage for super low off-leakage current, it is common to use a process development based on gate electrode material different from conventional polysilicon, such as a metal gate electrode. However, as the process becomes more complex, the cost becomes higher. The new structure device uses P+ gate for NMOS, N+ gate for PMOS, the opposite in polarity of normal CMOS gates, thus increasing compatibility with conventional processes by using a low-cost polysilicon gate process, while also achieving a low-cost structure.
The non-overlap type structure transistor has been seen in bulk device used in high-speed, high-performance applications, but the Oki development is the first in the world using SOI for super low off-leak applications |
|
|
|
|
|
|
|
 |
|
|
|
|
|
|
|
|
